VÄLIPÄÄTÖS

RECEIVED

11.07.2000

13 -07- 2000

Patenttitoimisto Compatent Oy

Pitkänsillanranta 3 B

00530 Helsinki

Patenttihakemus nro:

Luokka:

Hakija:

Asiamies:

Asiamiehen viite:

Määräpäivä:

991507

HO3L /JJ

Nokia Networks Oy

Patenttitoimisto Compatent Oy

P00234FI /TF/RA

11.01.2001/yourse/ to

Patenttihakemuksen numero ja luokka on mainittava kirjelmässänne PRH:lle

Hakemuksessa esitetty menetelmä ja vastaava laite koskien digitaalisen vaihelukon synkronointisignaalien vaihtoa näyttävät uutuustutkimuksen tuloksena olevan patentoitavissa.

Ruotsinkielisten vaatimusten ja tiivistelmän toimittamisen jälkeen hakemus voidaan hyväksyä.

Tekniikan tasona esitetään julkaisu EP A 385 134 (7/093).

BALKGROUND ACT

Tutkijainsinööri Puhelin: Juha Jukanen (09) 6939 5396

Lausumanne huomautusten johdosta on annettava viimeistään yllämainittuna määräpäivänä Jollette ole antanut lausumaanne virastoon viimeistään mainittuna määräpäivänä tai ryhtynyt toimenpiteisiin tässä välipäätöksessä esitettyjen puutteellisuuksien korjaamiseksi, jätetään hakemus sillensä (patenttilain 15 §). Sillensä jätetty hakemus otetaan uudelleen käsiteltäväksi, jos Te neljän kuukauden kuluessa määräpäivästä annatte lausumanne tai ryhdytte toimenpiteisiin esitettyjen puutteellisuuksien korjaamiseksi ja samassa ajassa suoritatte vahvistetun maksun, 320 mk hakemuksen ottamisesta uudelleen käsiteltäväksi. Jos lausumanne on annettu virastoon oikeassa ajassa, mutta esitettyjä puutteellisuuksia ei ole siten korjattu, että hakemus voitaisiin hyväksyä, se hylätään, mikäli virastolla ei ole aihetta antaa Teille uutta välipäätöstä (patenttilain 16 §). Uusi keksinnön selitys, siihen tehdyt lisäykset ja uudet patenttivaatimukset on aina jätettävä kahtena kappaleena ja tällöin on otettava huomioon patenttiasetuksen 19 §.

Postiosoite: Pl 1160 00101 Helsinki Katuosoite: Arkadiankatu 6 A 00100 Helsinki Puhelin: (09) 6939500 Telefax: (09) 69395328 Pankki: Leonia 800015-47908

PATENTTI- JA REKISTERIHALLITUS

Patentti- ja innovaatiolinja



	LUOKITUS
991507	H03L 7/189

TUTKITTU AINEISTO		
Patenttijulkaisukokoelma (FI, SE, NO, DK,	DE, CH, EP, WO, GB, US), tutkitut luokat	
H03L 7/085 - 7/193		·
Tiedonhaut ja muu aineisto		
EPOQUE2; WPI, PAJ, EPODOC	•	

Katego ria*)	Julkaisun tunnistetiedot	Koskee vaatimuksia
A	EP A 385 134 (H03L 7/093)	

- ja yksi tai useampi samaan kategoriaan kuuluva julkaisu A Yleistä tekniikan tasoa edustava julkaisu, ei kuitenkaan patentoitavuuden este

	tkija Juha Jukanen	
10.7.2000		

Method for the res	ynchronisation •	of a	clock	signal.
--------------------	------------------	------	-------	---------

Patenttinumero:

EP0385134

Julkaisupäivä:

1990-09-05

Keksijä(t):

ERNST WOLFRAM DIPL-ING (DE)

Hakija(t)::

SIEMENS AG (DE)

Pyydetty patentti:

☐ EP0385134, A3, B1

Hakemusnumero:

EP19900102235 19900205

Prioriteettinumero(t): DE19893906689 19890302

IPC-luokitus

H03L7/093; H04L7/033

EC-luokitus

H03L7/093, H04L7/033

Vastineet:

ES2060824T

Tiivistelmä

A clock signal (fs) is resynchronised to a reference clock (fR) by means of a phase-locked loop which has a particular loop gain. If the loop gain is large, frequency differences between the clock signal and reference clock will not overdrive the phase discriminator (PD) of the phase-locked loop during the settling process but phase discontinuities are forwarded almost undamped to subsequent receivers of the clock signal. The novel method provides a possibility of slowly correcting for the phase discontinuities occurring at the input of the phase-locked loop during the resynchronisation of an exchange but quickly correcting frequency discontinuities. Before resynchronisation is started, the system checks whether essentially a phase discontinuity or a frequency discontinuity is present at the input of the phase-locked loop. If a frequency discontinuity is present, the resynchronisation is started

with a high loop gain whereas a small loop gain is used when a phase discontinuity is present.

Tiedot otettu esp@cenetin tietokannasta - 12



Europäisches Patentamt **European Patent Office** Office européen des brevets



(1) Veröffentlichungsnummer: 0 385 134 A3

12

 $\phi(z)$

EUROPÄISCHE PATENTANMELDUNG

(1) Anmeldenummer: 90102235.0

(1) Int. Cl.5: H03L 7/093, H04L 7/033

(22) Anmeldetag: 05.02.90

Priorität: 02.03.89 DE 3906689

(43) Veröffentlichungstag der Anmeldung: 05.09.90 Patentblatt 90/36

Benannte Vertragsstaaten: AT BE CH DE ES FR GB GR IT LI NL SE


(8) Veröffentlichungstag des später veröffentlichten Recherchenberichts: 20.03.91 Patentblatt 91/12 (7) Anmelder: Siemens Aktiengesellschaft Wittelsbacherplatz 2 W-8000 München 2(DE)

Erfinder: Ernst, Wolfram, Dipl.-Ing. Karl-Witthalm-Strasse 9 W-8000 München 70(DE)

(54) Verfahren zur Resynchronisation eines Taktes.

57) Die Resynchronisation eines Taktes (fs) auf einen Referenztakt (fR) erfolgt durch einen Phasenregelkreis, der eine bestimmte Schleifenverstärkung besitzt. Ist die Schleifenverstärkung groß, so werden zwar Frequenzdifferenzen zwischen Takt und Referenztakt den Phasendiskriminator (PD) des Phasenregelkreises beim Einschwingvorgang nicht übersteuern. Phasensprünge werden jedoch fast ungedämpft an nachgeschaltete Abnehmer des Taktes weitergegeben. Durch das neue Verfahren wird es ermöglicht, die bei der Resynchronisation einer Vermittlungsstelle am Eingang des Phasenregelkreises auftretenden Phasensprünge langsam auszuregeln, Frequenzsprünge Jedoch schnell.

Bevor die Resynchronisation gestartet wird, wird überprüft, ob am Eingang des Phasenregelkreises im wesentlichen ein Phasensprung oder ein Frequenzsprung vorliegt. Bei Vorliegen eines Frequenzsprungs wird die Resynchronisation mit einer großen Schleifenverstärkung gestartet, während bei Vorliegen eines Phasensprunges eine kleine Schleifenverstärkung angewandt wird.





EUROPÄISCHER RECHERCHENBERICHT

EP 90 10 2235

	EINSCHLÄC	GIGE DOKUMENTE		
Kategorie		nts mit Angabe, soweit erforderlich. Igeblichen Teile	Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (Int. CI.5)
Y	US-A-4 752 748 (M. GRZ Spalte 2, Zeile 33 - Spalte		1-3	H 03 L 7/093 H 04 L 7/033
Y	PATENT ABSTRACTS OF (E-670)(3240) 19 Oktober 1 & JP-A-63 135018 (NEC C		1-3	
	das ganze Dokument		• 4	
P,Y	US-A-4 827 225 (K. K. LE * Spalte 3, Zeile 1 - Spalte -		1-3	
				4
		· .		
				RECHERCHIERTE SACHGEBIETE (Int. CI.5)
:				H 03 L H 04 L
·	. · · · · · · · · · · · · · · · · · · ·			
		, •		
De	er varllegende Recherchenbericht wur	de für alle Patentansprüche erstellt		
	Recherchenort	Abschlußdatum der Recherche		Prüter
	Den Haag	24 Januar 91	1	DHONDT I.E.E.

KATEGORIE DER GENANNTEN DOKUMENTE

- X: von besonderer Bedeutung allein betrachtet
 Y: von besonderer Bedeutung in Verbindung mit einer anderen Veröffentlichung derselben Kategorie
 A: technologischer Hintergrund
 O: nichtschriftliche Offenbarung
 P: Zwischenliteratur

- T: der Ertindung zugrunde liegende Theorien oder Grundsätze
- nach dem Anmeldedatum veröffentlicht worden ist
- D: in der Anmeldung angeführtes Dokument
- L: aus anderen Gründen angeführtes Dokument
- &: Mitglied der gleichen Patentfamilie. übereinstimmendes Dokument



Veröffentlichungsnummer:

0 385 134 A2

(2)

EUROPÄISCHE PATENTANMELDUNG

(1) Anmeldenummer: 90102235.0

(9) Int. Cl.5: H03L 7/093, H04L 7/033

2 Anmeldetag: 05.02.90

Priorität: 02.03.89 DE 3906689

Veröffentlichungstag der Anmeldung: 05.09.90 Patentblatt 90/36

Benannte Vertragsstaaten:
 AT BE CH DE ES FR GB GR IT LI NL SE

7) Anmelder: Siemens Aktiengesellschaft Wittelsbacherplatz 2 D-8000 München 2(DE)


2 Erfinder: Ernst, Wolfram, Dipl.-Ing. Karl-Witthalm-Strasse 9 D-8000 München 70(DE)

(5) Verfahren zur Resynchronisation eines Taktes.

Die Resynchronisation eines Taktes (f_S) auf einen Referenztakt (f_R) erfolgt durch einen Phasenregelkreis, der eine bestimmte Schleifenverstärkung besitzt. Ist die Schleifenverstärkung groß, so werden zwar Frequenzdifferenzen zwischen Takt und Referenztakt den Phasendiskriminator (PD) des Phasenregelkreises beim Einschwingvorgang nicht übersteuern, Phasensprünge werden jedoch fast ungedämpft an nachgeschaltete Abnehmer des Taktes weitergegeben. Durch das neue Verfahren wird es ermöglicht, die bei der Resynchronisation einer Ver-

mittlungsstelle am Eingang des Phasenregelkreises auftretenden Phasensprünge langsam auszuregeln, Frequenzsprünge Jedoch schnell.

Bevor die Resynchronisation gestartet wird, wird überprüft, ob am Eingang des Phasenregelkreises im wesentlichen ein Phasensprung oder ein Frequenzsprung vorliegt. Bei Vorliegen eines Frequenzsprungs wird die Resynchronisation mit einer großen Schleifenverstärkung gestartet, während bei Vorliegen eines Phasensprunges eine kleine Schleifenverstärkung angewandt wird.



Xerox Copy Centre

Verfahren zur Resynchronisation eines Taktes.

10

20

25

Die Erfindung betrifft ein Verfahren zur Resynchronisation eines Taktes, insbesondere Vermittlungstaktes einer Fernmeldevermittlungseinrichtung auf einen wiederkehrenden Referenztakt mit Hilfe eines Phasenregelkreises.

Bei der Synchronisation digitaler Fernmeldevermittlungseinrichtungen (z.B. Konzentratoren) ist es vielfach erforderlich, zur Minimierung des Roundtrip Delays die Synchronisation auf Basis ganzer PCM-Rahmen, d.h. mit 8 kHz durchzuführen. Der Roundtrip Delay ist dabei die Laufzeit eines Signals bei einem gesamten Umlauf von einem rufenden Teilnehmer zu dem gerufenen Teilnehmer und wieder zurück.

Außerdem werden bei derartigen Einrichtungen der untersten Netzebene spannungsgesteuerte Oszillatoren (VCO) geringer Eigenstabilität eingesetzt, so daß bei Ausfall der Synchronisation die Frequenz des Taktes relativ schnell wegdriften kann. Nach Wiederkehr des synchronisierenden Referenztaktes kann es deshalb gleichzeitig zu großen Frequenz- und Phasensprungen am Eingang des Phasenregelkreises kommen.

Frequenzsprünge dürfen dabei den Phasendiskriminator des Phasenregelkreises nicht übersteuern, und Phasensprünge müssen stark gedämpft, d.h. ohne starke Veränderung der Frequenz des Taktes an die nachgeschalteten Abnehmer weitergegeben werden. Beides erfordert ein gegensätzliches Regelverhalten des Phasenregelkreises.

Der Erfindung liegt die Aufgabe zugrunde, die bei der Resynchronisation einer Vermittlungsstelle am Eingang des Phasenregelkreises auftretenden Phasensprünge langsam auszuregeln, Frequenzsprünge jedoch schnell.

Diese Aufgabe wird bei einem gattungsgemäßen Verfahren durch die kennzeichnenden Verfahrensschritte des Anspruchs 1 gelöst. Hierdurch wird erreicht, daß Phasensprünge mit einer kleinen Schleifenverstärkung, d.h. langsam ausgeregelt werden, während Frequenzsprünge mit einer großen Schleifenverstärkung, d.h. in kurzer Zeit ausgeregelt werden.

Nach einer Ausgestaltung der Erfindung wird der Schwellwert für die Frequenzdifferenz, der zur Unterscheidung zwischen Phasen- und Frequenzsprüngen dient, nach der beim Ausregeln eines Phasensprungs tolerierbaren Frequenzdifferenz festgelegt.

Nach einer weiteren Ausgestaltung der Erfindung wird das Überschreiten des Schwellwertes für die Frequenzdifferenz durch das Auftreten von Phasenkongruenz vor Ablauf einer bestimmten Prüfzeit festgestellt.

Ein Realisierungsbeispiel des erfindungsgemä-

ßen Verfahrens mittels eines Mikroprozessors ist in der Zeichnung dargestellt und wird im folgenden näher erläutert.

Die Figur zeigt einen digitalen Phasenregelkreis, durch den ein Takt $f_{\rm S}$ auf einen Referenztakt $f_{\rm R}$ synchronisiert wird.

Der Phasenregelkreis beinhaltet einen Phasendiskriminator PD, einen Regler, der durch einen Mikroprozessor MP realisiert wird und der über
einen Digital-Analog-Konverter DAC einen spannungsgesteuerten Oszillator VCO ansteuert, sowie
eine Rückschleife, in der ein Ausgangstakt fn des
spannungsgesteuerten Oszillators über einen zweiten Frequenzteiler FD2 herabgeteilt wird und als
ein normierter Ausgangstakt fn auf den ersten Eingang des Phasendiskriminators zurückgeführt wird.
An den zweiten Eingang des Phasendiskriminators
liegt ein über einen ersten Frequenzteiler FD1 gebildeter normierter Referenztakt fi an. Der Takt fs
entsteht über einen dritten Frequenzteiler FD3 aus
dem Ausgangstakt fn.

Ein bestimmter Frequenzsprung am Eingang des Phasendiskriminators bewirkt eine bestimmte maximale Phasendifferenz ϕ_{max} von der Größe $\phi_{max} = v/\alpha$, wobei α die Schleifenverstärkung des Phasenregelkreises und v die normierte Frequenz-differenz ($v = \Delta f/f$) zwischen dem Referenztakt fa und dem Takt f_S aufgrund des Frequenzsprunges bedeutet. Um die maximale Phasendifferenz ϕ_{max} klein zu halten, muß also die Schleifenverstärkung α möglichst groß sein.

Ein Phasensprung ϕ s am Eingang des Phasendiskriminators führt bei dessen Ausregelung zu einer maximalen Frequenzdifferenz v_{max} von der Größe $v_{max} = \alpha \phi$ s. Um diesen Wert klein zu halten, muß also die Schleifenverstärkung α möglichst klein sein.

Diese gegensätzlichen Forderungen können mit Hilfe des Mikroprozessors wie folgt erfüllt werden.

Nach wiederkehr der Referenzfrequenz f_R verbleibt der Mikroprozessor MP maximal für eine Prüfzeit T weiterhin im Speicherbetrieb (hold over), d.h. der Mikroprozessor speichert die bei Ausfall der Synchronisation am Phasendiskriminator vorgelegene letzte korrekte Phasendifferenz bis maximal um die Prüfzeit T über die Ausfallzeit hinaus und hält den spannungsgesteuerten Oszillator VCO damit bis zum Start der Resynchronisation auf der entsprechenden Frequenz. Der Wert für die Prüfzeit Trichtet sich nach einer beim Ausregeln eines Phasensprungs tolerierbaren Frequenzdifferenz v_T zwischen dem Referenztakt f_R und dem Takt f_S und beträgt

 $T = 1/(v_T \cdot f_o)$

45

25

Die tolerierbare Frequenzdifferenz v_T ist umso geringer, je weniger schnell der Phasenregelkreis Phasensprünge ausregeln soll, bzw. je stärker er Phasensprünge ausgangsseitig gegenüber den nachgeschalteten Abnehmern dämpfen soll.

Während der Prüfzeit T wird am Phasendiskriminator PD auf Phasenkongruenz zwischen den normierten Ausgangstakt fo und dem normierten Referenztakt f; geprüft. Tritt während der Prüfzeit T die erwähnte Phasenkongruenz am Phasendiskriminator PD auf, bedeutet dies, daß die Drift der Phasendifferenz (Frequenzdifferenz v) die bei Phasensprüngen tolerierbare Frequenzdifferenz vt überschreitet. Deshalb wird zu diesem Zeitpunkt die Resynchronisation mit einer großen Schleifenverstärkung gestartet, entsprechend der Ausregelung eines Frequenzsprunges. Die Phasendifferenz ist zu diesem Zeitpunkt gleich Null. Ein Restfehler entsprechend der Meß unschärfe ist tolerierbar. Später wird die Schleifenverstärkung dann stufenweise auf den Betriebswert erniedrigt.

Läuft die Prüfzeit T jedoch ab, ohne daß am Phasendiskriminator eine Phasenkongruenz zwischen dem normierten Ausgangstakt fo und dem normierten Referenztakt fi aufgetreten ist, so ist die Frequenzdifferenz v kleiner als die tolerierbare Frequenzdifferenz vr bei Ausregelung eines Phasensprungs. Die Resynchronisation wird deshalb mit kleiner Schleifenverstärkung gestartet, die dann stufenweise auf den Betriebswert erhöht wird.

Ansprüche

1. Verfahren zur Resynchronisation eines Taktes (f_s), insbesondere Vermittlungstaktes einer Fernmeldevermittlungseinrichtung auf einen wiederkehrenden Referenztakt (f_R) mit Hilfe eines Phasenregelkreises,

gekennzeichnet

durch folgende Merkmale:

- a) Nach der Wiederkehr des Referenztaktes (f_R) und vor dem Start der Resynchronisation wird geprüft, ob die am Eingang eines Phasendiskriminators (PD) des Phasenregelkreises auftretende Drift der Phasendifferenz zwischen dem Referenztakt (f_R) und dem Takt (f_S) einen bestimmten Schwellwert überschreitet,
- b) wird der Schwellwert überschritten, so wird die Resynchronisation mit einer großen Schleifenverstarkung gestartet,
- c) wird der Schwellwert unterschritten, so wird die Resynchronisation mit einer kleinen Schleifenverstärkung gestartet.
 - 2. Verfahren nach Anspruch 1,

dadurch gekennzeichnet,

daß der Schwellwert nach der beim Ausregeln eines Phasenssprungs (ϕ_S) tolerierbaren Frequenz-

differenz zwischen Referenztakt (f_R) und Takt (f_S) festgelegt wird.

3. Verfahren nach Anspruch 2. dadurch gekennzeichnet

daß das Überschreiten des Schwellwertes durch das Auftreten von Phasenkongruenz vor Ablauf einer bestimmten Prüfzeit festgestellt wird.

3

55

45

